После пятничной тусовки айтишников Батуми в клубе Friends Club (где организаторы были из компании EPAM) меня пригласили в субботу провести митап по верилогу в Meshtastic Batumi. Тема оказалась популярной - нас даже проспонсировала едой компания Awide Labs (https://awide.io/), производитель железа AI ускорителей из Тель-Авива. Их интересует наем локальных кадров в Батуми.
Митап был довольно плодотворный - два товарища показали свои проекты на FPGA:
1. Вячеслав Славинский воссоздал на плате Tang Nano 9K советский радиолюбительский компьютер Вектор с кр580вм80 (клоном i8080), на котором работала CP/M-подобная система с графическими играми, текстовыми редакторами (оконным и ed), а также отладчиком Sid.
2. Иван Губочкин показал интерфейс FPGA к камере. А также синтезированный на плате Tang Mega 138k RISC-V процессор, выполняющий Linux, правда без atomic инструкций.
Дальше мы вместе с третим товарищем запустили примеры репозитории Basics-Graphics-Music на Arch Linux. Товарищ заинтересовался в рендеринге графики, используя операции с плавающей точкой для поворота графических примитивов.
Я оставил один комплект с Tang Nano 9k, экранчиком и интерфейсным модулем для такой работы в Батуми. Оставил бы и еще (спрашивали, можно ли купить), но тогда мне не хватило бы плат для митапа в Тбилиси, который планируется 12 августа.
Особое спасибо организатору Дарафею Пралиасковскому. Батуми однозначно подходит для организаций тусовок на тему проектирования хардвера, тут есть квалифицированное локальное коммьюнити, море и удобно добираться из всех стран.
Объявление для Тбилиси:
https://sandb0x.space/
12.08.2026, Wednesday, 19:00
Merab Aleksidze Street, 1
Donation welcome
Lang: ru/en
Host: Yuri Panchul
For the last 40 years, chip designers have used Verilog hardware description language and logic synthesis technology to create the devices we see everywhere: smartphones, computers, ML hardware accelerators.
While the logic of most mass–produced chips, called ASIC (Application Specific Integrated Circuits), is fixed at the silicon foundry, there is a special kind of chips with changeable logic, called FPGA, or Field Programmable Gate Array. FPGAs are used for prototyping, education and applications like high-frequency trading.
During the workshop, we are going to use Verilog to configure FPGA, starting with simple arithmetic, then doing 2D graphics.
Bring your laptop (Win, Linux, Mac)
https://t.me/sandbox_events/144
Митап был довольно плодотворный - два товарища показали свои проекты на FPGA:
1. Вячеслав Славинский воссоздал на плате Tang Nano 9K советский радиолюбительский компьютер Вектор с кр580вм80 (клоном i8080), на котором работала CP/M-подобная система с графическими играми, текстовыми редакторами (оконным и ed), а также отладчиком Sid.
2. Иван Губочкин показал интерфейс FPGA к камере. А также синтезированный на плате Tang Mega 138k RISC-V процессор, выполняющий Linux, правда без atomic инструкций.
Дальше мы вместе с третим товарищем запустили примеры репозитории Basics-Graphics-Music на Arch Linux. Товарищ заинтересовался в рендеринге графики, используя операции с плавающей точкой для поворота графических примитивов.
Я оставил один комплект с Tang Nano 9k, экранчиком и интерфейсным модулем для такой работы в Батуми. Оставил бы и еще (спрашивали, можно ли купить), но тогда мне не хватило бы плат для митапа в Тбилиси, который планируется 12 августа.
Особое спасибо организатору Дарафею Пралиасковскому. Батуми однозначно подходит для организаций тусовок на тему проектирования хардвера, тут есть квалифицированное локальное коммьюнити, море и удобно добираться из всех стран.
Объявление для Тбилиси:
https://sandb0x.space/
12.08.2026, Wednesday, 19:00
Merab Aleksidze Street, 1
Donation welcome
Lang: ru/en
Host: Yuri Panchul
For the last 40 years, chip designers have used Verilog hardware description language and logic synthesis technology to create the devices we see everywhere: smartphones, computers, ML hardware accelerators.
While the logic of most mass–produced chips, called ASIC (Application Specific Integrated Circuits), is fixed at the silicon foundry, there is a special kind of chips with changeable logic, called FPGA, or Field Programmable Gate Array. FPGAs are used for prototyping, education and applications like high-frequency trading.
During the workshop, we are going to use Verilog to configure FPGA, starting with simple arithmetic, then doing 2D graphics.
Bring your laptop (Win, Linux, Mac)
https://t.me/sandbox_events/144
awide.io
Awide Labs - AI Acceleration & Storage Solutions
Awide Labs delivers energy-efficient hardware acceleration for AI and storage: lower electricity consumption, reduced cooling requirements, lower rack density, and cut CO2 emissions - supporting the objectives of the EU Net-Zero Industry Act. Powered by the…
👍8🔥5❤2
Forwarded from Darafei
https://youtu.be/p0TpesnSTwc видео выступления @yuri_panchul на встрече в Батуми в субботу (+ англ. субтитры)
YouTube
Verilog и FPGA своими руками - Юрий Панчул | Батуми, 2026-08-08
Встреча радиолюбителей в Батуми, 2026-08-08.
Юрий Панчул: основы проектирования микросхем, Verilog/SystemVerilog, FPGA, логический синтез и практические примеры с графикой.
Сообщество: https://t.me/meshtastic_batumi
Материалы и примеры других митапов: https://verilog…
Юрий Панчул: основы проектирования микросхем, Verilog/SystemVerilog, FPGA, логический синтез и практические примеры с графикой.
Сообщество: https://t.me/meshtastic_batumi
Материалы и примеры других митапов: https://verilog…
❤8
По возвращению из Батуми в Тбилиси я провел еще один митап, в https://sandb0x.space/ . Были в основном релоканты, некоторые из их работают удаленно на российские компании. Например один джентельмен делает медицинский прибор для навороченного варианта Delayed Auditory Feedback (DAF). DAF даже не в навороченном варианте - это единственная известная мне технология для эффективного снижения заикания (так как я сам заика с 9 лет, я в этом разбираюсь).
Человека три или четыре были хорошо в теме верилога и были например знакомы с группой Дроздова в МФТИ и работавшей с нею компанией Soft Machines которую купил Intel за $300M (в основном за сделанный в России компилятор).
Одна девушка была знакома с работой GPU, еще две другие спрашивали совет, что делать, если они не успели закончить в России вузы, а надо устраиваться на работы. Я дал совет взять курсы (онлайн и оффлайн) из мест типа University of California Santa Cruz Silicon Valley extension (это вечерние курсы повышения квалификации, в том числе с программой VLSI), потом все это скобинировать и объявить в резюме что у них эквивалент степени бакалавра (bachelor degree equivalent), добавить опыта участия в открытых проектах и продавать себя работодателям в таком качестве. По большому счету если они пройдут через фильтр HR и интервью, то работодателям будет наплевать сколько там семестров чего они прошли. Но важный момент: нельзя преувеличивать курсы, дипломы итд, посколько все нестыковки раскопает background check. Даже в условиях санкций западная компания может сконтактировать background check компанию, у которой контракт с другой background check компании в России, а та компания может сконтактировать и ваш бывший деканат и даже архив, много-много лет спустя. То есть если вы напишете "училась четыре года", а училась три, то найдут и отменят оффер, а вот если напишете "училась три года" как есть, то это ОК: к этому моменту компании наплевать, посколько они вас уже проверили на интервью, да и российские вузы для них не архиважны. Но вот галочка от background check на правдивость нужна.
После митапа в SandBox меня повели еще и в другой hacker space в Тбилиси - f0rthsp4ce https://f0rth.space/ , про который у меня будет отдельный пост.
Человека три или четыре были хорошо в теме верилога и были например знакомы с группой Дроздова в МФТИ и работавшей с нею компанией Soft Machines которую купил Intel за $300M (в основном за сделанный в России компилятор).
Одна девушка была знакома с работой GPU, еще две другие спрашивали совет, что делать, если они не успели закончить в России вузы, а надо устраиваться на работы. Я дал совет взять курсы (онлайн и оффлайн) из мест типа University of California Santa Cruz Silicon Valley extension (это вечерние курсы повышения квалификации, в том числе с программой VLSI), потом все это скобинировать и объявить в резюме что у них эквивалент степени бакалавра (bachelor degree equivalent), добавить опыта участия в открытых проектах и продавать себя работодателям в таком качестве. По большому счету если они пройдут через фильтр HR и интервью, то работодателям будет наплевать сколько там семестров чего они прошли. Но важный момент: нельзя преувеличивать курсы, дипломы итд, посколько все нестыковки раскопает background check. Даже в условиях санкций западная компания может сконтактировать background check компанию, у которой контракт с другой background check компании в России, а та компания может сконтактировать и ваш бывший деканат и даже архив, много-много лет спустя. То есть если вы напишете "училась четыре года", а училась три, то найдут и отменят оффер, а вот если напишете "училась три года" как есть, то это ОК: к этому моменту компании наплевать, посколько они вас уже проверили на интервью, да и российские вузы для них не архиважны. Но вот галочка от background check на правдивость нужна.
После митапа в SandBox меня повели еще и в другой hacker space в Тбилиси - f0rthsp4ce https://f0rth.space/ , про который у меня будет отдельный пост.
👍10🔥8
В преддверии 1 сентября я по запросу некоторых преподавателей написал программу годового курса для школьников физматшкол: От Цифровой Логики к Процессору через ПЛИС. Это моя версия Элитарного Образования Без Замка.
https://habr.com/en/articles/1071736/
Секции программы:
1. Цифровая логика на микросхемах малой степени интеграции.
2. Язык описания аппаратуры SystemVerilog и реализация схем на ПЛИС/FPGA.
3. Архитектура процессора и язык ассемблера RISC-V на симуляторе системы команд.
4. Микроархитектура процессорных ядер и реализация процессора на ПЛИС/FPGA.
5. Интеграция процессора в систему: ввод-вывод от сенсоров и параллелизм через прерывания.
6. Изготавливаем микросхему ASIC на фабрике через сервис TinyTapeout.
7. [Возможный исследовательский проект: создание библиотеки для открытого средства проектирования Yosys для синтеза схем малой степени интеграции из кода на верилоге.]
Предисловие:
В картине мира, представляемой школьным образованием, существует “слепое пятно” в области принципов проектирования цифровой электроники, между физикой и программированием. Курсы роботики и ардуино это слепое пятно не закрывают, так как сводятся к программированию готовых чипов и их интеграции с сенсорами и актуаторами, то бишь проектированию систем.
Существующие упражнения с дискретными элементами и микросхемами малой степени интеграции (7400 и CMOS 4000) представляют собой косметическую переработку курсов 1970-х годов и оторваны от реальной работы проектировщика микросхем в современной электронной компании. Удалить эти упражнения нельзя, посколько никто с 1968 года не придумал лучшего способа демонстрации работы D-триггера, чем макетная плата с микросхемой CMOS 4013. А с D-триггерами даже современный разработчик имеет дело каждый день, перескочить через это знание нельзя, и в упражнениях на программирование Ардуино/Распберри Пай D-триггеры не возникают.
При этом простая переработка упражнений с микросхемами малой степени интеграции слепое пятно не закрывает, так как сложность схем, которые на них можно спроектировать - ограничена. Например, на таких микросхемах непрактично проектировать даже простой процессор, хотя некоторые школьники это сделали - см. напр. заметку Small-Scale Integration Stepping Stones.
Слепое пятно можно закрыть с помощью введения элементов языков описания аппаратуры (ЯОА) SystemVerilog и доступные для школьного экспериментирования микросхемы ПЛИС/FPGA (Программируемые Логические Интегральные Схемы - Field Programmable Gate Arrays) - матрицы реконфигурируемых логических элементов. В них можно строить работающие цифровые схемы просто меняя содержимое памяти конфигурации. В базовом ПЛИС нет своего процессорного ядра, в отличии от микроконтроллера AVR на плате Ардуино, в котором есть ядро, фиксированное на фабрике. Но из ячеек внутри ПЛИС можно построить собственный процессор, в том числе и вариацию вышеупомянутого AVR в Ардуино.
Более того, сейчас стали доступны сервисы типа TinyTapeout, которые позволяют даже школьникам и студентам за доступную сумму (от $50 на схему + $300 плата) производить собственные чипы ASIC (Application Specific Integrated Circuit) на фабрике; мы делаем это в рамках предложенного курса.
После выполнения упражнений курса, картина мира у школьников становится цельной, без разрыва между физикой и программированием. Это способствует созданию среды для появления большого количества молодых инженеров, которые понимают и программную, и цифровую аппаратную стороны современных микросхем для широкого спектра приложений: смартфонов, интернета вещей, аппаратных ускорителей ML, самоуправляемых автомобилей итд.
Введение ЯОА и ПЛИС в школьную программу также хорошо привязывается к курсу математики и физики физматшкол - булевская алгебра, арифметические схемы, конечные автоматы.
Дальше -
https://habr.com/en/articles/1071736/
https://habr.com/en/articles/1071736/
Секции программы:
1. Цифровая логика на микросхемах малой степени интеграции.
2. Язык описания аппаратуры SystemVerilog и реализация схем на ПЛИС/FPGA.
3. Архитектура процессора и язык ассемблера RISC-V на симуляторе системы команд.
4. Микроархитектура процессорных ядер и реализация процессора на ПЛИС/FPGA.
5. Интеграция процессора в систему: ввод-вывод от сенсоров и параллелизм через прерывания.
6. Изготавливаем микросхему ASIC на фабрике через сервис TinyTapeout.
7. [Возможный исследовательский проект: создание библиотеки для открытого средства проектирования Yosys для синтеза схем малой степени интеграции из кода на верилоге.]
Предисловие:
В картине мира, представляемой школьным образованием, существует “слепое пятно” в области принципов проектирования цифровой электроники, между физикой и программированием. Курсы роботики и ардуино это слепое пятно не закрывают, так как сводятся к программированию готовых чипов и их интеграции с сенсорами и актуаторами, то бишь проектированию систем.
Существующие упражнения с дискретными элементами и микросхемами малой степени интеграции (7400 и CMOS 4000) представляют собой косметическую переработку курсов 1970-х годов и оторваны от реальной работы проектировщика микросхем в современной электронной компании. Удалить эти упражнения нельзя, посколько никто с 1968 года не придумал лучшего способа демонстрации работы D-триггера, чем макетная плата с микросхемой CMOS 4013. А с D-триггерами даже современный разработчик имеет дело каждый день, перескочить через это знание нельзя, и в упражнениях на программирование Ардуино/Распберри Пай D-триггеры не возникают.
При этом простая переработка упражнений с микросхемами малой степени интеграции слепое пятно не закрывает, так как сложность схем, которые на них можно спроектировать - ограничена. Например, на таких микросхемах непрактично проектировать даже простой процессор, хотя некоторые школьники это сделали - см. напр. заметку Small-Scale Integration Stepping Stones.
Слепое пятно можно закрыть с помощью введения элементов языков описания аппаратуры (ЯОА) SystemVerilog и доступные для школьного экспериментирования микросхемы ПЛИС/FPGA (Программируемые Логические Интегральные Схемы - Field Programmable Gate Arrays) - матрицы реконфигурируемых логических элементов. В них можно строить работающие цифровые схемы просто меняя содержимое памяти конфигурации. В базовом ПЛИС нет своего процессорного ядра, в отличии от микроконтроллера AVR на плате Ардуино, в котором есть ядро, фиксированное на фабрике. Но из ячеек внутри ПЛИС можно построить собственный процессор, в том числе и вариацию вышеупомянутого AVR в Ардуино.
Более того, сейчас стали доступны сервисы типа TinyTapeout, которые позволяют даже школьникам и студентам за доступную сумму (от $50 на схему + $300 плата) производить собственные чипы ASIC (Application Specific Integrated Circuit) на фабрике; мы делаем это в рамках предложенного курса.
После выполнения упражнений курса, картина мира у школьников становится цельной, без разрыва между физикой и программированием. Это способствует созданию среды для появления большого количества молодых инженеров, которые понимают и программную, и цифровую аппаратную стороны современных микросхем для широкого спектра приложений: смартфонов, интернета вещей, аппаратных ускорителей ML, самоуправляемых автомобилей итд.
Введение ЯОА и ПЛИС в школьную программу также хорошо привязывается к курсу математики и физики физматшкол - булевская алгебра, арифметические схемы, конечные автоматы.
Дальше -
https://habr.com/en/articles/1071736/
🔥21❤9👍1
Нужна помощь зала. Мы тут с грузинскими коллегами хотим устроить три часовые лекции по зуму про их (возможно) первый ASIC в Грузии через TinyTapeout (если не первый, поправьте). С демонстрацией как переносится дизайн из FPGA в ASIC. Первая лекция на английском, вторая русском и третья на грузинском. В какое время по Москве эти лекции стоит делать чтобы посмотрело максимум российской аудитории? Для меня удобно в 18.00 по Москве, несколько менее удобно в 19.00. Это оптимальное время?
👍9👏2❤1
Каждый год я стараюсь поехать в какую-нибудь страну бывшего СССР и провести там семинар или просто митапы на темы SystemVerilog-RTL-FPGA-ASIC-RISC-V, попросту говоря, обучение будущих проектировщиков чипов с помощью упражнений на FPGA. В этом году я поехал в Грузию и вот мой отчет на Хабре:
https://habr.com/en/articles/1079632/
Заглавное фото поста: встреча с инженером грузинского отделения Cisco Леваном Чагелишвили и его коллегой Давидом, организованная моим старым знакомым, FPGA инженером Иваном Графским. Иван еще 10 лет назад помог мне организовать семинар в московском МИФИ и развернуть работу по народному переводу учебника Харрис & Харрис.
По этой встрече есть продолжение: во время нее Леван решил спроектировать ASIC и произвести его с помощью сервиса TinyTapeout. Это наврядли первый ASIC спроектированный в Грузии (хотя кто знает?), но мы решили чтобы было бы полезно, чтобы Леван описал свой опыт. Посему мы планируем три Zoom-лекции: на английском, русском и грузинском под названием:
* Чип спроектированный в Грузии:
Разбор маршрута проектирования для ASIC и прототипирования на FPGA
* Chip Designed in the Country of Georgia:
ASIC design flow and prototyping on FPGA
Почему это важно?
1. С моей личной точки зрения развитые страны - это страны в которых проектируют ASIC-и: США, Япония, Великобритания, Германия, Франция, Бельгия, Южная Корея, КНР, Россия. Если в Грузии разовьется эта тема, начиная со студентов, то это повышает статус страны. Кстати так же считают и на Украине, например в Киевской Школе Экономики, которая сотрудничает по теме ASIC-ов c ETH Zurich.
2. Больше возможностей для привлечения в страну международных электронных компаний - как несколько лет назад наличие в Беларуси команды знающей SystemVerilog верификацию для ASIC-ов привлекло туда южнокорейскую SK Hynix.
3. Хотя сам пример - это небольшой дизайн, но на нем можно показать все маршруты: верификацию через тестбенч с самопроверкой; синтез для прототипирования на FPGA; маршрут RTL2GDSII для ASIC-ов.
Даты, время и другие подробности по ссылке выше
https://habr.com/en/articles/1079632/
Заглавное фото поста: встреча с инженером грузинского отделения Cisco Леваном Чагелишвили и его коллегой Давидом, организованная моим старым знакомым, FPGA инженером Иваном Графским. Иван еще 10 лет назад помог мне организовать семинар в московском МИФИ и развернуть работу по народному переводу учебника Харрис & Харрис.
По этой встрече есть продолжение: во время нее Леван решил спроектировать ASIC и произвести его с помощью сервиса TinyTapeout. Это наврядли первый ASIC спроектированный в Грузии (хотя кто знает?), но мы решили чтобы было бы полезно, чтобы Леван описал свой опыт. Посему мы планируем три Zoom-лекции: на английском, русском и грузинском под названием:
* Чип спроектированный в Грузии:
Разбор маршрута проектирования для ASIC и прототипирования на FPGA
* Chip Designed in the Country of Georgia:
ASIC design flow and prototyping on FPGA
Почему это важно?
1. С моей личной точки зрения развитые страны - это страны в которых проектируют ASIC-и: США, Япония, Великобритания, Германия, Франция, Бельгия, Южная Корея, КНР, Россия. Если в Грузии разовьется эта тема, начиная со студентов, то это повышает статус страны. Кстати так же считают и на Украине, например в Киевской Школе Экономики, которая сотрудничает по теме ASIC-ов c ETH Zurich.
2. Больше возможностей для привлечения в страну международных электронных компаний - как несколько лет назад наличие в Беларуси команды знающей SystemVerilog верификацию для ASIC-ов привлекло туда южнокорейскую SK Hynix.
3. Хотя сам пример - это небольшой дизайн, но на нем можно показать все маршруты: верификацию через тестбенч с самопроверкой; синтез для прототипирования на FPGA; маршрут RTL2GDSII для ASIC-ов.
Даты, время и другие подробности по ссылке выше
❤15🔥7