20260612_203054_TonyGraduation.jpg
765.9 KB
Вчера мой младший сын Антони Панчул выполнил свою мечту - получил степень бакалавра биохимии в Университете Калифорнии Лос-Анжелес (UCLA). Слева на фото - мой старший сын Альберт, который закончил UC Santa Cruz с двойной спрециальностью экология и кинематограф - он сейчас уже работает, снимая небольшие фильмы и рекламу. Самая старшая дочь Элизабес закончила Cal Poly Humboldt по специальности химия и тоже работает. Короче я свой отцовский долг типа выполнил. UCLA - топовый государственный вуз США, они вместе с UC Berkley постоянно меняют места #1 и #2. В UC Berkley училась у меня жена, по специальности живопись, сейчас работает преподавателем живописи.
Видео церемонии и дополнительные фотки UCLA будут отдельными постами. Церемония разбита на два дня - общая и по отджелам университета - так что сегодня будет еще и продолжение.
Видео церемонии и дополнительные фотки UCLA будут отдельными постами. Церемония разбита на два дня - общая и по отджелам университета - так что сегодня будет еще и продолжение.
🔥55👍40❤9👏2👎1
Продолжаем хроники занятий со школьниками на Verilog Meetup в Hacker Dojo. Цель занятий - собрать за месяц несколько демонстраций, которые показать на городском мероприятии Technology Showcase в Mountain View. Для тех кто не в курсе, Маунтин-Вью - это такой город, в котором я однажды увидел на улице Сергея Брина, выходящего из-за угла с озабоченным лицом.
Как я уже писал, на первое занятие, на которое я ожидал придет человека три - пришло двадцать, и их не было никакой возможности обслужить. На второе занятие пришло десять: трое русских мальчиков с предыдущего занятия, трое новых русских мальчиков и девочка, китайский мальчик и их родители. Также зашел соратник Виктор и один товарищ на пять минут посмотреть. Под конец зашел американец, который советуется со мной по поводу FPGA. Он раньше работал в NASA JPL в Пасадене и похвастался мне что снимки его трансляций с Марса до сих лежат на сайте Института космических исследований Российской академии наук.
В процессе дискуссии возникли три возможных проекта:
https://habr.com/en/articles/1054982/
Как я уже писал, на первое занятие, на которое я ожидал придет человека три - пришло двадцать, и их не было никакой возможности обслужить. На второе занятие пришло десять: трое русских мальчиков с предыдущего занятия, трое новых русских мальчиков и девочка, китайский мальчик и их родители. Также зашел соратник Виктор и один товарищ на пять минут посмотреть. Под конец зашел американец, который советуется со мной по поводу FPGA. Он раньше работал в NASA JPL в Пасадене и похвастался мне что снимки его трансляций с Марса до сих лежат на сайте Института космических исследований Российской академии наук.
В процессе дискуссии возникли три возможных проекта:
https://habr.com/en/articles/1054982/
🔥18❤7👍7
Из обучения школьников цифре на макетке нужно выкинуть все резисторы и вставить микросхемы с FIFO.
https://habr.com/en/articles/1058154/
Раз уж я начал учить школьников как собирать на макетной плате цифровые схемы (в рамках подготовки демонстраций к мероприятию торговой палаты города Маунтин-Вью, Калифорния), то возникла необходимость написать для них инструкции. У меня тут же ожидаемо спросили, почему мне не подходят существующие инструкции от Make и других источников. Объясняю:
1. Все эти туториалы последние 55 лет переписывают друг от друга как использовать: 1) резисторы при светодиодах и 2) подтягивающие резисторы. У меня этого нет, потому что я использую LED толерантные к пяти вольтам, кнопки со встроенными подтягивающими резисторами, а также блок питания от USB которые генерит стабильные 5V вместо 9-вольтовой батарейки "Крона". То есть я удалил как кучу лишних резисторов на плате, так и необходимость объяснять законы Ома и Кирхгофа.
2. Эти туториалы часто описывают как строить генератор тактового сигнала из микросхемы 555, конденсатоов и резисторов. У меня этого нет, посколько я используют уже собранные генераторы тактового сигнала с AlExpress. Сборка такого блока самому не дает ничего полезного для обучения цифровому проектированию по направлении к микроархитектуре.
3. В мейкерских туториалах есть куча вещей, которые никогда не возникают в работе проектировщика современного чипа (JK-триггеры, SR-защелки), но нет того, что используется ежедневно (FIFO - микросхема CMOS 40105, приоритетный энкодер - CMOS 4532 итд).
Я понимаю, что многие преподаватели кружков любят показывать SR-защелку на двух NAND-логических элементах, но если честно, она не возникает в реальной работе современного разработчика микросхем (RTL - register-transfer-level) designer вообще никогда. Для введения элементов состояния лучше сразу переходить к D-триггеру, который используется в 99.99% случаях на современной работе. Остальным 0.01% случаем является D-защелка , которая используется в основном для clock gater в контексте экономии динамического энергопотребления, это для обучения детей неактуально.
Все эти туториалы нужно для 21 века переделать, а не копировать с минимальными изменениями туториалы начала 1970-х. И вообще через три дня схемы из Tronix детям надоедают и их нужно переводить на SystemVerilog и FPGA. И потом на ASIC, LibreLane и TinyTapeout, чтобы сделать свои чипы на фабрике.
Короче вот первые четыре страницы моего туториала в виде шпаргалок к моим занятиям, а также фотки с последней сессии. Следущая сессия будет в воскресенье 12 июля, с 11 am до 2 pm в Hacker Dojo, 855 Maude Ave, Mountain View.
Вообще на микросхемах малой степени интеграции можно делать не только бегающие огоньки, но и менее банальные вещи, которые тут же узнает любой проектировщик современных чипов, например арифметический конвейер с FIFO с помощью микросхем CMOS 40181 (ALU) и CMOS 40105 (FIFO).
Или скажем демонстрацию работы последовательностной логики с помощью побитового сумматора CMOS 4032 с сериализацией данных слагаемых с помощью сдвиговых регистров CMOS 4014 и десериализацией результата с помощью 4015. Такой сумматор бесконечных чисел можно сравнить с каскадным комбинационным сумматором из CMOS 4008.
Или вещи попроще - приоритетный энкодер на CMOS 4532, такое нужно для арбитров внутри систем на кристалле в чем угодно - от смартфонов до космоаппаратов. То что оно на 20 микрон (20 тысяч нанометров) а не на 2 нанометра, его функциональной природы не меняет.
Вот какой компонент есть в серии микросхем малой степени интеграции:
Если скобинировать его с сумматором CMOS 4008 или ALU CMOS 40181, то получится конструкция с контролем потока данных и возможностью ожидания недостающего аргумента формулы:
Я давал задание во время интервью построить такую конструкцию на верилоге студентам разнообразных американских вузов (Стенфорда, Университета Южной Калифорнии, Портлендсокого Государственного Университета, Университета Южной Каролины и других) и хм, как бы это сказать политкорректно, результаты варьировались.
https://habr.com/en/articles/1058154/
Раз уж я начал учить школьников как собирать на макетной плате цифровые схемы (в рамках подготовки демонстраций к мероприятию торговой палаты города Маунтин-Вью, Калифорния), то возникла необходимость написать для них инструкции. У меня тут же ожидаемо спросили, почему мне не подходят существующие инструкции от Make и других источников. Объясняю:
1. Все эти туториалы последние 55 лет переписывают друг от друга как использовать: 1) резисторы при светодиодах и 2) подтягивающие резисторы. У меня этого нет, потому что я использую LED толерантные к пяти вольтам, кнопки со встроенными подтягивающими резисторами, а также блок питания от USB которые генерит стабильные 5V вместо 9-вольтовой батарейки "Крона". То есть я удалил как кучу лишних резисторов на плате, так и необходимость объяснять законы Ома и Кирхгофа.
2. Эти туториалы часто описывают как строить генератор тактового сигнала из микросхемы 555, конденсатоов и резисторов. У меня этого нет, посколько я используют уже собранные генераторы тактового сигнала с AlExpress. Сборка такого блока самому не дает ничего полезного для обучения цифровому проектированию по направлении к микроархитектуре.
3. В мейкерских туториалах есть куча вещей, которые никогда не возникают в работе проектировщика современного чипа (JK-триггеры, SR-защелки), но нет того, что используется ежедневно (FIFO - микросхема CMOS 40105, приоритетный энкодер - CMOS 4532 итд).
Я понимаю, что многие преподаватели кружков любят показывать SR-защелку на двух NAND-логических элементах, но если честно, она не возникает в реальной работе современного разработчика микросхем (RTL - register-transfer-level) designer вообще никогда. Для введения элементов состояния лучше сразу переходить к D-триггеру, который используется в 99.99% случаях на современной работе. Остальным 0.01% случаем является D-защелка , которая используется в основном для clock gater в контексте экономии динамического энергопотребления, это для обучения детей неактуально.
Все эти туториалы нужно для 21 века переделать, а не копировать с минимальными изменениями туториалы начала 1970-х. И вообще через три дня схемы из Tronix детям надоедают и их нужно переводить на SystemVerilog и FPGA. И потом на ASIC, LibreLane и TinyTapeout, чтобы сделать свои чипы на фабрике.
Короче вот первые четыре страницы моего туториала в виде шпаргалок к моим занятиям, а также фотки с последней сессии. Следущая сессия будет в воскресенье 12 июля, с 11 am до 2 pm в Hacker Dojo, 855 Maude Ave, Mountain View.
Вообще на микросхемах малой степени интеграции можно делать не только бегающие огоньки, но и менее банальные вещи, которые тут же узнает любой проектировщик современных чипов, например арифметический конвейер с FIFO с помощью микросхем CMOS 40181 (ALU) и CMOS 40105 (FIFO).
Или скажем демонстрацию работы последовательностной логики с помощью побитового сумматора CMOS 4032 с сериализацией данных слагаемых с помощью сдвиговых регистров CMOS 4014 и десериализацией результата с помощью 4015. Такой сумматор бесконечных чисел можно сравнить с каскадным комбинационным сумматором из CMOS 4008.
Или вещи попроще - приоритетный энкодер на CMOS 4532, такое нужно для арбитров внутри систем на кристалле в чем угодно - от смартфонов до космоаппаратов. То что оно на 20 микрон (20 тысяч нанометров) а не на 2 нанометра, его функциональной природы не меняет.
Вот какой компонент есть в серии микросхем малой степени интеграции:
Если скобинировать его с сумматором CMOS 4008 или ALU CMOS 40181, то получится конструкция с контролем потока данных и возможностью ожидания недостающего аргумента формулы:
Я давал задание во время интервью построить такую конструкцию на верилоге студентам разнообразных американских вузов (Стенфорда, Университета Южной Калифорнии, Портлендсокого Государственного Университета, Университета Южной Каролины и других) и хм, как бы это сказать политкорректно, результаты варьировались.
👍12🔥11👏5❤1🤔1
Во время Холодной Войны существовало клише что якобы в США все индивидуалисты, а в СССР - коллективисты. С клише была неувязочка: в тот же период американский гуру менеджмента Питер Друкер писал одну за одной толстые книги, как организовывать работу коллективов людей в больших корпорациях. Его книги подхватили японцы, которые быстро применили идеи Друкера в своих компаниях и вышибли американцев из рынков микросхем памяти, бытовой электроники и автомобилей. Даже менеджер моего менеджера, китаец в корейской компании, подарил мне книжку Друкера на позапрошлое рождество.
Коллектив разработки в электронной компании - это двухмерная структура. С одной стороны, есть отделы: архитектуры, моделирования, логического проектирования, верификации, физического проектирования, post-silicon отладки итд. С другой стороны, каждый компонент (процессор, графический процессор, сетевой чип) состоит из пары десятков блоков, и вокруг каждого блока есть небольшие группы по пять-семь человек из всех этих отделов.
Можно попробовать дать школьникам представление о том, как выглядит совместная разработка и отладка с помощью проекта на нескольких макетных платах с микросхемами малой степени интеграции. А потом перенести это на SystemVerilog и FPGA платы. Например вот такого: сделать сумматор чисел бесконечной разрядности:
С помощью:
1. Побитового последовательностного сумматора (bit-serial adder, микросхема CMOS 4032).
2. Двух параллельно-последовательных сдвиговых регистров (parallel-to-serial, микросхемы 4014), которые кормят побитовый сумматор каждый такт битами слагаемых.
3. Последовательно-параллельного сдвигового регистра (serial-to-parallel, микросхема 4015), который превращает биты результата в то, что можно показать на семисегментном индикаторе.
4. Двух плат для ввода чисел, на каждой тумблеры для битов, семисегментный индикатор и микросхема 4511, которая преобразовывает двоичное число в биты сегментов индикатора.
5. Всю конструкцию можно сравнить с параллельным каскадным сумматором на двух микросхемах 4008, каждая из которых складывает 4-битные числа, с учетом переноса из нижних разрядов и генерацией переноса в верхние разряды. Хотя для начала можно сделать демо только для четырехбитных чисел на одной 4008.
Итого требуется спроектировать размещение компонентов, собрать на беспаечных макетных платах, а потом спаять на эквивалентных PCB пять или семь плат:
1. Побитовый сумматор 4032 (1) + SIPO (Serial In, Parallel Out) 4015 (3) + драйвер 4511 + семисегментный индикатор.
2. Две или четыре платы для ввода с кнопками. Их можно переподключать между двумя вариантами реализации сумматора: побитовым последовательностным и комбинационным параллельным.
3. Плату для двух PISO (Parallel In, Serial Out) 4014.
4. Плату для параллельного сумматора + драйвер 4511 + семисегментный индикатор.
За прошедшие три недели на мои встречи по воскресеньям в клубе Hacker Dojo зашло больше 40 человек (школьников и их родителей), из которых несколько сделали платы всерьез (четверо с высоким качеством). Поэтому реализовать такой проект к Technology Showcase 30 июля должно быть нетрудно. Technology Showcase - это мероприятие торговой палаты города Маунтин-Вью, Калифорния. Там будет стенд у Verilog Meetup, нашего клуба по созданию отрытых примеров на верилоге для FPGA плат, я вот решил таким образом расширить его на школьников.
Если вы живете или проездом в Области Сан-Францисского Залива, то заходите в воскресенье 19 и/или 26 июля в Hacker Dojo, 855 Maude Ave, Mountain View, с 11.00 до 14.00. Помимо описанного проекта, есть много других которые я хочу показать:
1. Приоритетный энкодер на CMOS 4532.
2. Универсальный логический элемент на 4048.
3. FIFO на CMOS 40105.
4. ALU на 40181.
5. Ну и разумеется проекты на FPGA платах.
Все что сделаем покажем на Technology Showcase:
В викенды 2 и 9 августа меня в Hacker Dojo не будет, так как я лечу в отпуск в Грузию. Но с 16 августа продолжим.
Коллектив разработки в электронной компании - это двухмерная структура. С одной стороны, есть отделы: архитектуры, моделирования, логического проектирования, верификации, физического проектирования, post-silicon отладки итд. С другой стороны, каждый компонент (процессор, графический процессор, сетевой чип) состоит из пары десятков блоков, и вокруг каждого блока есть небольшие группы по пять-семь человек из всех этих отделов.
Можно попробовать дать школьникам представление о том, как выглядит совместная разработка и отладка с помощью проекта на нескольких макетных платах с микросхемами малой степени интеграции. А потом перенести это на SystemVerilog и FPGA платы. Например вот такого: сделать сумматор чисел бесконечной разрядности:
С помощью:
1. Побитового последовательностного сумматора (bit-serial adder, микросхема CMOS 4032).
2. Двух параллельно-последовательных сдвиговых регистров (parallel-to-serial, микросхемы 4014), которые кормят побитовый сумматор каждый такт битами слагаемых.
3. Последовательно-параллельного сдвигового регистра (serial-to-parallel, микросхема 4015), который превращает биты результата в то, что можно показать на семисегментном индикаторе.
4. Двух плат для ввода чисел, на каждой тумблеры для битов, семисегментный индикатор и микросхема 4511, которая преобразовывает двоичное число в биты сегментов индикатора.
5. Всю конструкцию можно сравнить с параллельным каскадным сумматором на двух микросхемах 4008, каждая из которых складывает 4-битные числа, с учетом переноса из нижних разрядов и генерацией переноса в верхние разряды. Хотя для начала можно сделать демо только для четырехбитных чисел на одной 4008.
Итого требуется спроектировать размещение компонентов, собрать на беспаечных макетных платах, а потом спаять на эквивалентных PCB пять или семь плат:
1. Побитовый сумматор 4032 (1) + SIPO (Serial In, Parallel Out) 4015 (3) + драйвер 4511 + семисегментный индикатор.
2. Две или четыре платы для ввода с кнопками. Их можно переподключать между двумя вариантами реализации сумматора: побитовым последовательностным и комбинационным параллельным.
3. Плату для двух PISO (Parallel In, Serial Out) 4014.
4. Плату для параллельного сумматора + драйвер 4511 + семисегментный индикатор.
За прошедшие три недели на мои встречи по воскресеньям в клубе Hacker Dojo зашло больше 40 человек (школьников и их родителей), из которых несколько сделали платы всерьез (четверо с высоким качеством). Поэтому реализовать такой проект к Technology Showcase 30 июля должно быть нетрудно. Technology Showcase - это мероприятие торговой палаты города Маунтин-Вью, Калифорния. Там будет стенд у Verilog Meetup, нашего клуба по созданию отрытых примеров на верилоге для FPGA плат, я вот решил таким образом расширить его на школьников.
Если вы живете или проездом в Области Сан-Францисского Залива, то заходите в воскресенье 19 и/или 26 июля в Hacker Dojo, 855 Maude Ave, Mountain View, с 11.00 до 14.00. Помимо описанного проекта, есть много других которые я хочу показать:
1. Приоритетный энкодер на CMOS 4532.
2. Универсальный логический элемент на 4048.
3. FIFO на CMOS 40105.
4. ALU на 40181.
5. Ну и разумеется проекты на FPGA платах.
Все что сделаем покажем на Technology Showcase:
В викенды 2 и 9 августа меня в Hacker Dojo не будет, так как я лечу в отпуск в Грузию. Но с 16 августа продолжим.
👍15❤5