Господа! Я решил провести отпуск на озере Иссык-Куль. Это мой незакрытый гештальт с тех пор, как я прочел "Легенду озера Иссык-Куль" Ильфа и Петрова. При этом, чтобы совместить приятное с полезным, я договорился с Американским Университетом в Центральной Азии и Siemens Electronic Design Automation GmbH провести трехдневный семинар в Бишкеке 1-3 августа. Если еще не решили, куда ехать в отпуск - присоединяйтесь.
О чем пойдет речь:
Как показывает пример Южной Кореи и Тайваня, для небольшой страны очень выгодно интегрироваться в международную экосистему проектирования и производства микроэлектронных чипов. Каким же образом может интегрироваться страна, у которой есть опыт разработки программного обеспечения, но нет сообщества разработчиков микросхем? Она может создать группу по аутсорсу так называемой функциональной верификации. Эта группа технологий очень востребована и имеет реалистичный порог входа. Японская компания Seiko Epson создала такую группу на Филиппинах, корейская компания SK Hynix создала такую компанию в Беларуси.
Микросхемы внутри смарфонов, компьютеров и сетевого оборудования построены из блоков, спроектированных с помощью языка описания аппаратуры Verilog. Для этих блоков пишутся тесты на SystemVerilog, которые во многом похожи на программы на таких языках как Java. Кроме этого, для создания среды верификации блоков используют скриптовый язык Python. Для задач верификации аппаратных блоков можно переучить программистов с Java и Python на SystemVerilog, если добавить к их умениям понимание, как работает цифровая логика.
Это всё не абстрактные рассуждения. Американский Университет в Центральной Азии и Siemens Electronic Design Automation GmbH решили провести 1-3 августа пилотный семинар в Бишкеке, чтобы: 1) выяснить интерес у бизнесменов Кыргызстана к такого рода проектам и 2) показать студентам бишкекских вузов и коледжей, как работать с верилогом на ПЛИС, чтобы понять, пойдет ли им эта тематика. Участники из других стран тоже могут приехать.
Детали и как зарегистрироваться - https://habr.com/ru/post/675564/
О чем пойдет речь:
Как показывает пример Южной Кореи и Тайваня, для небольшой страны очень выгодно интегрироваться в международную экосистему проектирования и производства микроэлектронных чипов. Каким же образом может интегрироваться страна, у которой есть опыт разработки программного обеспечения, но нет сообщества разработчиков микросхем? Она может создать группу по аутсорсу так называемой функциональной верификации. Эта группа технологий очень востребована и имеет реалистичный порог входа. Японская компания Seiko Epson создала такую группу на Филиппинах, корейская компания SK Hynix создала такую компанию в Беларуси.
Микросхемы внутри смарфонов, компьютеров и сетевого оборудования построены из блоков, спроектированных с помощью языка описания аппаратуры Verilog. Для этих блоков пишутся тесты на SystemVerilog, которые во многом похожи на программы на таких языках как Java. Кроме этого, для создания среды верификации блоков используют скриптовый язык Python. Для задач верификации аппаратных блоков можно переучить программистов с Java и Python на SystemVerilog, если добавить к их умениям понимание, как работает цифровая логика.
Это всё не абстрактные рассуждения. Американский Университет в Центральной Азии и Siemens Electronic Design Automation GmbH решили провести 1-3 августа пилотный семинар в Бишкеке, чтобы: 1) выяснить интерес у бизнесменов Кыргызстана к такого рода проектам и 2) показать студентам бишкекских вузов и коледжей, как работать с верилогом на ПЛИС, чтобы понять, пойдет ли им эта тематика. Участники из других стран тоже могут приехать.
Детали и как зарегистрироваться - https://habr.com/ru/post/675564/
🔥18👏3😁1
Простой конечный автомат реализованный на трех технологиях: 20 микрон (20000 нанометров), 60-нм FPGA и 130-нм ASIC с помощью открытых тулов. 50 лет - что меняется и что нет. https://habr.com/ru/post/678736/
Хабр
Можно ли тренировать чиподелов на 3 нанометра упражнениями с 130 нм? А упражнениями с 20000 нм?
В модном и молодежном учебнике электроники от Харрисов есть пример простого конечного автомата - "улыбащейся улитки". Я решил наглядно показать, как можно в домашних условиях реализовать улитку на...
🔥8😁1
Выложил часть материалов недавнего семинара «Модели бизнеса и основы технологий микроэлектроники для Центральной Азии» на сайт https://ddvca.com - Digital Design & Verification in Central Asia. Семинар проходил в Американском Университете Центральной Азии - учреждении, новый кампус которого в свое время прилетал открывать лично государственный секретарь США Джон Керри. Вместе с АУЦА семинар проводил Siemens EDA - отделение компании Siemens по автоматизации проектирования микросхем, которое ранее было топ-3 EDA компанией Mentor Graphics.
Среди выложенных материалов:
1. Информацию где скачать новую версию пакета v1.1.
2. Слайды, которые применялись на семинаре, а также предложение по совместной работе по их улучшению.
3. Короткие видео с семинара.
4. Фотографии с семинара.
Я собираюсь также выложить:
5. Список рекомендуемой литературы.
6. Объявление о поиске ведущего преподавателя по проектированию и верификации цифровых схем в Американском Университете в Центральной Азии (АУЦА).
7. Сообщение от Siemens EDA как они могут помочь в формировании группы компетенции в АУЦА и других университетах и компаниях региона.
8. Информацию о пректах участников семинара (в Кыргызстане уже есть инженеры, которые занимались FPGA и ASIC design).
9. Полную запись лекций семинара.
О слайдах:
https://ddvca.com/2022/08/15/slides/
Разыскиваются коллеги для совместной разработки слайдов для следующих семинаров
August 15, 2022 By Yuri Panchul
Вы можете найти слайды, которые я (Юрий Панчул) использовал для лекций в Бишкеке в августе 2022 года здесь:
HDL, RTL and FPGA: Part 1. The Synthesis of Combinational logic
HDL, RTL and FPGA: Part 2. Sequential logic, FSM and Pipelining
Я начал разрабатывать эти слайды еще в 2014 году и использовал их версии для разнообразных семинаров в Калифорнии, России, Украине, Казахстане и теперь в Кыргызстане.
К сожалению, эти слайды не идеальны. В частности, в них есть ссылки на примеры, которые готовились для предыдущих семинаров, совместно с ВШЭ МИЭМ, казанским Иннополисом и другими вузами. В старых примерах используется синтаксис Verilog-2001, при том, что в новых примерах я перешел на SystemVerilog 1800-2017. В слайды стоило бы ввести больше информации о новых примерах (например с обработкой звука), а также объяснить детали симуляции (гонки / race conditions) и использования новых типов (не все тонкие различия между wire, reg и logic описываются даже в продвинутых материалах на эту тему).
Но в каждой проблеме скрывается возможность. Я готов помогать преподавателям, которые готовы помочь мне в переработке слайдов и создании новых учебных материалов, превосходящих по качеству слайды от MIT 6.111 и слайды от Харрис & Харрис. В новые слайды можно внести не только механизм симуляции (например используя книгу Дональда Томаса как источник), но и например использование открытого пакета Open Lane для проектирования ASIC-ов, более детальное обсуждение конвейера, а также материалы по двойным буферам (например из Digital Design: A Systems Approach 1st Edition by William James Dally, R. Curtis Harting), FIFO, арбитрам (см. сайт RTLery.com и статью Arbiters: Design Ideas and Coding Styles by Matt Weber), а также кредитным счетчикам (см. дискуссию в комментах). Кроме этого, есть идеи и для слайдов по процессорам, дополняющих слайды из Харрис & Харрис.
Сотрудничество может выглядеть в виде еженедельных созвонов по Zoom по воскресеньям в 9 утра по Калифорнии и соотвественно 22.00 по Бишкеку, во время которых мы можем обсуждать слайды и примеры. Если вас это интересует, пришлите мне емейл на yuri@panchul.com с копией на yuri.panchul@gmail.com. Слайды такого рода можно использовать как для будущих семинаров (не только в Кыргызстане, но и в Казахстане, Узбекистане или других местах), так и для ваших университетских курсов, а также (если вы не преподаватель), для повышения вашей квалификации как инженера (да и я могу от вас чему-нибудь научиться).
Среди выложенных материалов:
1. Информацию где скачать новую версию пакета v1.1.
2. Слайды, которые применялись на семинаре, а также предложение по совместной работе по их улучшению.
3. Короткие видео с семинара.
4. Фотографии с семинара.
Я собираюсь также выложить:
5. Список рекомендуемой литературы.
6. Объявление о поиске ведущего преподавателя по проектированию и верификации цифровых схем в Американском Университете в Центральной Азии (АУЦА).
7. Сообщение от Siemens EDA как они могут помочь в формировании группы компетенции в АУЦА и других университетах и компаниях региона.
8. Информацию о пректах участников семинара (в Кыргызстане уже есть инженеры, которые занимались FPGA и ASIC design).
9. Полную запись лекций семинара.
О слайдах:
https://ddvca.com/2022/08/15/slides/
Разыскиваются коллеги для совместной разработки слайдов для следующих семинаров
August 15, 2022 By Yuri Panchul
Вы можете найти слайды, которые я (Юрий Панчул) использовал для лекций в Бишкеке в августе 2022 года здесь:
HDL, RTL and FPGA: Part 1. The Synthesis of Combinational logic
HDL, RTL and FPGA: Part 2. Sequential logic, FSM and Pipelining
Я начал разрабатывать эти слайды еще в 2014 году и использовал их версии для разнообразных семинаров в Калифорнии, России, Украине, Казахстане и теперь в Кыргызстане.
К сожалению, эти слайды не идеальны. В частности, в них есть ссылки на примеры, которые готовились для предыдущих семинаров, совместно с ВШЭ МИЭМ, казанским Иннополисом и другими вузами. В старых примерах используется синтаксис Verilog-2001, при том, что в новых примерах я перешел на SystemVerilog 1800-2017. В слайды стоило бы ввести больше информации о новых примерах (например с обработкой звука), а также объяснить детали симуляции (гонки / race conditions) и использования новых типов (не все тонкие различия между wire, reg и logic описываются даже в продвинутых материалах на эту тему).
Но в каждой проблеме скрывается возможность. Я готов помогать преподавателям, которые готовы помочь мне в переработке слайдов и создании новых учебных материалов, превосходящих по качеству слайды от MIT 6.111 и слайды от Харрис & Харрис. В новые слайды можно внести не только механизм симуляции (например используя книгу Дональда Томаса как источник), но и например использование открытого пакета Open Lane для проектирования ASIC-ов, более детальное обсуждение конвейера, а также материалы по двойным буферам (например из Digital Design: A Systems Approach 1st Edition by William James Dally, R. Curtis Harting), FIFO, арбитрам (см. сайт RTLery.com и статью Arbiters: Design Ideas and Coding Styles by Matt Weber), а также кредитным счетчикам (см. дискуссию в комментах). Кроме этого, есть идеи и для слайдов по процессорам, дополняющих слайды из Харрис & Харрис.
Сотрудничество может выглядеть в виде еженедельных созвонов по Zoom по воскресеньям в 9 утра по Калифорнии и соотвественно 22.00 по Бишкеку, во время которых мы можем обсуждать слайды и примеры. Если вас это интересует, пришлите мне емейл на yuri@panchul.com с копией на yuri.panchul@gmail.com. Слайды такого рода можно использовать как для будущих семинаров (не только в Кыргызстане, но и в Казахстане, Узбекистане или других местах), так и для ваших университетских курсов, а также (если вы не преподаватель), для повышения вашей квалификации как инженера (да и я могу от вас чему-нибудь научиться).
👍13❤3
Фотки с семинара «Модели бизнеса и основы технологий микроэлектроники для Центральной Азии»". Больше информации на https://ddvca.com/
👍1