Выложил часть материалов недавнего семинара «Модели бизнеса и основы технологий микроэлектроники для Центральной Азии» на сайт https://ddvca.com - Digital Design & Verification in Central Asia. Семинар проходил в Американском Университете Центральной Азии - учреждении, новый кампус которого в свое время прилетал открывать лично государственный секретарь США Джон Керри. Вместе с АУЦА семинар проводил Siemens EDA - отделение компании Siemens по автоматизации проектирования микросхем, которое ранее было топ-3 EDA компанией Mentor Graphics.
Среди выложенных материалов:
1. Информацию где скачать новую версию пакета v1.1.
2. Слайды, которые применялись на семинаре, а также предложение по совместной работе по их улучшению.
3. Короткие видео с семинара.
4. Фотографии с семинара.
Я собираюсь также выложить:
5. Список рекомендуемой литературы.
6. Объявление о поиске ведущего преподавателя по проектированию и верификации цифровых схем в Американском Университете в Центральной Азии (АУЦА).
7. Сообщение от Siemens EDA как они могут помочь в формировании группы компетенции в АУЦА и других университетах и компаниях региона.
8. Информацию о пректах участников семинара (в Кыргызстане уже есть инженеры, которые занимались FPGA и ASIC design).
9. Полную запись лекций семинара.
О слайдах:
https://ddvca.com/2022/08/15/slides/
Разыскиваются коллеги для совместной разработки слайдов для следующих семинаров
August 15, 2022 By Yuri Panchul
Вы можете найти слайды, которые я (Юрий Панчул) использовал для лекций в Бишкеке в августе 2022 года здесь:
HDL, RTL and FPGA: Part 1. The Synthesis of Combinational logic
HDL, RTL and FPGA: Part 2. Sequential logic, FSM and Pipelining
Я начал разрабатывать эти слайды еще в 2014 году и использовал их версии для разнообразных семинаров в Калифорнии, России, Украине, Казахстане и теперь в Кыргызстане.
К сожалению, эти слайды не идеальны. В частности, в них есть ссылки на примеры, которые готовились для предыдущих семинаров, совместно с ВШЭ МИЭМ, казанским Иннополисом и другими вузами. В старых примерах используется синтаксис Verilog-2001, при том, что в новых примерах я перешел на SystemVerilog 1800-2017. В слайды стоило бы ввести больше информации о новых примерах (например с обработкой звука), а также объяснить детали симуляции (гонки / race conditions) и использования новых типов (не все тонкие различия между wire, reg и logic описываются даже в продвинутых материалах на эту тему).
Но в каждой проблеме скрывается возможность. Я готов помогать преподавателям, которые готовы помочь мне в переработке слайдов и создании новых учебных материалов, превосходящих по качеству слайды от MIT 6.111 и слайды от Харрис & Харрис. В новые слайды можно внести не только механизм симуляции (например используя книгу Дональда Томаса как источник), но и например использование открытого пакета Open Lane для проектирования ASIC-ов, более детальное обсуждение конвейера, а также материалы по двойным буферам (например из Digital Design: A Systems Approach 1st Edition by William James Dally, R. Curtis Harting), FIFO, арбитрам (см. сайт RTLery.com и статью Arbiters: Design Ideas and Coding Styles by Matt Weber), а также кредитным счетчикам (см. дискуссию в комментах). Кроме этого, есть идеи и для слайдов по процессорам, дополняющих слайды из Харрис & Харрис.
Сотрудничество может выглядеть в виде еженедельных созвонов по Zoom по воскресеньям в 9 утра по Калифорнии и соотвественно 22.00 по Бишкеку, во время которых мы можем обсуждать слайды и примеры. Если вас это интересует, пришлите мне емейл на yuri@panchul.com с копией на yuri.panchul@gmail.com. Слайды такого рода можно использовать как для будущих семинаров (не только в Кыргызстане, но и в Казахстане, Узбекистане или других местах), так и для ваших университетских курсов, а также (если вы не преподаватель), для повышения вашей квалификации как инженера (да и я могу от вас чему-нибудь научиться).
Среди выложенных материалов:
1. Информацию где скачать новую версию пакета v1.1.
2. Слайды, которые применялись на семинаре, а также предложение по совместной работе по их улучшению.
3. Короткие видео с семинара.
4. Фотографии с семинара.
Я собираюсь также выложить:
5. Список рекомендуемой литературы.
6. Объявление о поиске ведущего преподавателя по проектированию и верификации цифровых схем в Американском Университете в Центральной Азии (АУЦА).
7. Сообщение от Siemens EDA как они могут помочь в формировании группы компетенции в АУЦА и других университетах и компаниях региона.
8. Информацию о пректах участников семинара (в Кыргызстане уже есть инженеры, которые занимались FPGA и ASIC design).
9. Полную запись лекций семинара.
О слайдах:
https://ddvca.com/2022/08/15/slides/
Разыскиваются коллеги для совместной разработки слайдов для следующих семинаров
August 15, 2022 By Yuri Panchul
Вы можете найти слайды, которые я (Юрий Панчул) использовал для лекций в Бишкеке в августе 2022 года здесь:
HDL, RTL and FPGA: Part 1. The Synthesis of Combinational logic
HDL, RTL and FPGA: Part 2. Sequential logic, FSM and Pipelining
Я начал разрабатывать эти слайды еще в 2014 году и использовал их версии для разнообразных семинаров в Калифорнии, России, Украине, Казахстане и теперь в Кыргызстане.
К сожалению, эти слайды не идеальны. В частности, в них есть ссылки на примеры, которые готовились для предыдущих семинаров, совместно с ВШЭ МИЭМ, казанским Иннополисом и другими вузами. В старых примерах используется синтаксис Verilog-2001, при том, что в новых примерах я перешел на SystemVerilog 1800-2017. В слайды стоило бы ввести больше информации о новых примерах (например с обработкой звука), а также объяснить детали симуляции (гонки / race conditions) и использования новых типов (не все тонкие различия между wire, reg и logic описываются даже в продвинутых материалах на эту тему).
Но в каждой проблеме скрывается возможность. Я готов помогать преподавателям, которые готовы помочь мне в переработке слайдов и создании новых учебных материалов, превосходящих по качеству слайды от MIT 6.111 и слайды от Харрис & Харрис. В новые слайды можно внести не только механизм симуляции (например используя книгу Дональда Томаса как источник), но и например использование открытого пакета Open Lane для проектирования ASIC-ов, более детальное обсуждение конвейера, а также материалы по двойным буферам (например из Digital Design: A Systems Approach 1st Edition by William James Dally, R. Curtis Harting), FIFO, арбитрам (см. сайт RTLery.com и статью Arbiters: Design Ideas and Coding Styles by Matt Weber), а также кредитным счетчикам (см. дискуссию в комментах). Кроме этого, есть идеи и для слайдов по процессорам, дополняющих слайды из Харрис & Харрис.
Сотрудничество может выглядеть в виде еженедельных созвонов по Zoom по воскресеньям в 9 утра по Калифорнии и соотвественно 22.00 по Бишкеку, во время которых мы можем обсуждать слайды и примеры. Если вас это интересует, пришлите мне емейл на yuri@panchul.com с копией на yuri.panchul@gmail.com. Слайды такого рода можно использовать как для будущих семинаров (не только в Кыргызстане, но и в Казахстане, Узбекистане или других местах), так и для ваших университетских курсов, а также (если вы не преподаватель), для повышения вашей квалификации как инженера (да и я могу от вас чему-нибудь научиться).
👍13❤3
Фотки с семинара «Модели бизнеса и основы технологий микроэлектроники для Центральной Азии»". Больше информации на https://ddvca.com/
👍1
Для победы на мировом рынке технологий юному инженеру полезно знать, чем занимаются его конкуренты. Сделал заметку в помощь. Правда получилось как-то безблагодатно - молодежь кучкуется вокруг нейросетей и аппаратных закладок, а всего остального каждой твари по паре (RISC-V, квантовый компьютинг, облака/датацентры итд).
Единственная неожиданность (для меня) - откуда-то возникла новая тема "Приблизительного компьютинга" ("Approximate Computing"), когда вычислениям разрешается быть неточными (например в той же пресловутой нейросетке) если это экономит энергопотребление или делается быстрее.
Дальше - https://habr.com/ru/post/686602/
Единственная неожиданность (для меня) - откуда-то возникла новая тема "Приблизительного компьютинга" ("Approximate Computing"), когда вычислениям разрешается быть неточными (например в той же пресловутой нейросетке) если это экономит энергопотребление или делается быстрее.
Дальше - https://habr.com/ru/post/686602/
Хабр
Чем интересуется западная молодежь (в микроэлектронике)
Это лично я сфотографировал, как пылко молодежь обсуждает постеры в посте ниже Design Automation Conference (DAC) - главная выставка софтверных компаний, которые создают средства проектирования чипов....
👍9
В прошлое воскресенье 4 сентября я обнаружил, что GitHub-организация DigitalDesignSchool, в которой я являюсь одним из владельцев, забанена Гитхабом с формулировкой "ваш аккаунт может быть предметом американских экономических санкций".
Пораскинув мозгами и посовещавшись с моим приятелем, основателем московского интернет-провайтера RiNet Сергеем Рыжковым, у которого в тот же день забанили счет в Ситибанке в Лондоне, я решил: нужно бороться.
Дальше - https://habr.com/ru/post/687510/
Пораскинув мозгами и посовещавшись с моим приятелем, основателем московского интернет-провайтера RiNet Сергеем Рыжковым, у которого в тот же день забанили счет в Ситибанке в Лондоне, я решил: нужно бороться.
Дальше - https://habr.com/ru/post/687510/
Хабр
Как я выиграл апелляцию против американских санкций
В прошлое воскресенье 4 сентября я обнаружил, что GitHub-организация DigitalDesignSchool , в которой я являюсь одним из владельцев, забанена Гитхабом с формулировкой "ваш аккаунт может быть предметом...
👏28🔥6👍2😁1