Член совета директоров Huawei и глава полупроводникового бизнеса Хэ Тинбо опубликовал вторую версию статьи «Tao’s Law» — «Time Scaling Theory for Multi-Layer Electronic Systems». В ней описана архитектура LogicFolding, которая вертикально укладывает цифровые, аналоговые и ячейки памяти в активные слои, радикально повышая плотность транзисторов без перехода на новый техпроцесс.
По сравнению с Kirin 9030 Pro 2025 года, новый чип 2026 года на LogicFolding показал плотность 238 млн транзисторов на мм² — рост на 53,5% (со 155 млн). Такой прирост ранее требовал трёх лет геометрического скейлинга. Технология использует низкотемпературное гибридное соединение (hybrid bonding) и перенос точек TSV с верхних слоёв металла на M6, освобождая более 30% ресурсов разводки. Это открывает путь к частотам CPU свыше 4 ГГц.
В статье представлены два производственных валидационных кейса. На мобильном SoC LogicFolding дал скачок плотности на 55% при фиксированном техпроцессе и снизил энергопотребление на 41% при равной производительности. Для AI-систем предложена унифицированная шина с оптическим вводом-выводом и 3D-фолдингом, что должно обеспечить рост интеграции более чем в 100 раз к 2035 году. Однако Хэ Тинбо признаёт вызовы: методология, разброс параметров между пластинами и накладные расходы вертикальных соединений требуют совместных усилий всей индустрии.
#TECH #CPU #Tech #Huawei #Kirin #LogicFolding #Semiconductors #TaoLaw
Please open Telegram to view this post
VIEW IN TELEGRAM